<meta name="keywords" content="庄家克星时时彩,Speedcore,eFPGA" />
单片机/处置赏罚赏罚器FPGA软件/编程电源模拟电子PCB设计测试丈量无源/分立音视频/显示MEMS系统设计破费电子工业/测控汽车电子通讯/群集医疗电子机械人

Achronix推出用于人工智能/机械学习和群集硬件加速应用的第四代Speedcore eFPGA IP

宣布时间:2018年12月06日 09:12    宣布者:eechina
要害词: Speedcore , eFPGA
•        与之前一代的Speedcore 嵌入式FPGA(eFPGA)产物相比,Speedcore Gen4的性能提速60%、功耗降低50%、芯双方面积镌汰65%
•        新的机械学习处置赏罚赏罚器(MLP)单元模块为人工智能/机械学习(AI / ML)应用供应赶过300%的性能


Achronix半导体公司推出其第四代嵌入式FPGA产物Speedcore Gen4 eFPGA IP,以支持客户将FPGA功效集成到他们的SoC当中。Speedcore Gen4将性能前进了60%、功耗降低了50%、芯双方面积增添65%,同时生涯了原来的Speedcore eFPGA IP的功效,便可将可编程硬件加速功效引入普遍的盘算、群集和存储应用,完成接口协定桥接/转换、算法加速和数据包处置赏罚赏罚。
在Speedcore Gen4架构中,Achronix将机械学习处置赏罚赏罚器(MLP)添加到Speedcore可供应的资源逻辑库单元模块中。MLP模块是一种高度无邪的盘算引擎,它与存储器慎密耦合,从而为人工智能和机械学习(AI / ML)应用供应了性能/功耗比最高和资源最低的处置赏罚赏罚妄图。

Achronix 半导体公司总裁兼首席推行官Robert Blake说道:“Achronix是第一家向SoC开发公司供应量产eFPGA IP的公司,使他们能够培植支持种种全新应用的可编程数据加速器。新的Speedcore Gen4 eFPGA架构供应了之前仅在ASIC中才干完成的、最好的硬件加速平衡,和我们经由量产验证过的FPGA手艺供应的无邪性和可编程性,从而为新兴人工智能/机械学习和高数据带宽应用的爆炸式需求供应了支持。”

Robert填补到:“我们正在应用经由验证的异常的措施系统来为客户供应最新的Speedcore Gen4 eFPGA手艺,来知足他们将eFPGA IP的一切优势和无邪性与增强的人工智能/机械学习功效相联络的欲望,而这类最前沿的人工智能/机械学习功效得益于我们最新机械学习处置赏罚赏罚器单元模块和台积电(TSMC)最早辈的7nm工艺手艺。”

处置赏罚赏罚带宽爆炸效果

结实和无线群集带宽的急剧增添,加上处置赏罚赏罚才干向边缘等阻拦重新分配,和数十亿物联网装备的泛起,将给传统群集和盘算基础行动措施带来压力。这类新的处置赏罚赏罚范式意味着每秒将有数十亿到数万亿次的运算。传统云和企业数据中央盘算资源和通讯基础行动措施没法跟上数据速率的指数级增添、快速变换的安然协定、和许多新的群集和毗连请求。传统的多核CPU和SoC没法在没有赞助的情形下自力知足这些请求,是以它们须要硬件加速器,通常是可重新编程的硬件加速器,用来预处置赏罚赏罚和卸载盘算,以便前进系统的所有盘算性能。经由优化后的Speedcore Gen4 eFPGA曾经可以知足这些应用需求。

Speedcore Gen4是最好的人工智能/机械学习加速器

除盘算和群集基础行动措施的通用请求以外,人工智能/机械学习还对高密度和针对性盘算发生了显着增添的需求。与之前的Achronix FPGA产物相比,新的Achronix机械学习处置赏罚赏罚器(MLP)应用了人工智能/机械学习处置赏罚赏罚的特定属性,并将这些应用的性能前进了300%。这是经由历程多种架构性创新来完成的,这些创新可以同时前进每个时钟周期的性能和操作次数。

新的Achronix机械学习处置赏罚赏罚器(MLP)是一个完全的人工智能/机械学习盘算引擎,支持定点和多个浮点数名堂和精度。每个机械学习处置赏罚赏罚器网罗一个循环存放器文件(Cyclical Register File),它用来存储重用的权重或数据。各个机械学习处置赏罚赏罚器与相邻的机械学习处置赏罚赏罚器单元模块和更年夜的存储单元模块慎密耦合,以供应最高的处置赏罚赏罚性能、每秒最高的操作次数和最低的功率分集。这些机械学习处置赏罚赏罚器支持种种定点和浮点名堂,网罗Bfloat16、16位、半精度、24位和单元块浮点。用户可以经由历程为其应用选择最好精度来完成精度和性能的平衡。

为了填补机械学习处置赏罚赏罚器并前进人工智能/机械学习的盘算密度,Speedcore Gen4查找表(LUT)可以完成比任何自力FPGA芯片产物赶过两倍的乘法器。争先的自力FPGA芯片在21个查找表可以中完成6x6乘法器,而Speedcore Gen4仅需在11个LUT中便可完成类似的功效,并可在1 GHz的速率上使命。

架构性创新前进系统性能

与上一代Speedcore产物相比,新的Speedcore Gen4架构完成了多项创新,从而可将系统所有性能前进60%。其中查找表的一切方面都取得了增强,以支持应用最少的资原本完成种种功效,从而可缩减面积和功耗并前进性能。其中的更改网罗将ALU的年夜小加倍、将每个LUT的存放器数目加倍、支持7位函数和一些8位函数、和为移位存放器供应的公用高速毗连。

其中的路由架构也借由一种自力的公用总线路由结构取得了增强。此外,在该路由结构中尚有公用的总线多路复用器,可有用地培植漫衍式的、运转时可装备的交流群集。这为高带宽和低延迟应用供应了最好的处置赏罚赏罚妄图,并在业界首次完成了将群集优化应用于FPGA互连。

若何评价Speedcore Gen4

Achronix的ACE设计工具中网罗了Speedcore Gen4 eFPGAs的事后装备示例实例,它们可支持客户针对性能、资源应用率和编译时间去评价Speedcore Gen4的效果质量;Achronix现已可供应支持Speedcore Gen4的ACE设计工具。Speedcore接纳了一种模块化的架构,它可凭证客户的请求轻松装备其年夜小。Achronix应用其Speedcore Builder工具来立时培植新的Speedcore实例,以便知足客户对其快速评价的请求。关于须要明确芯片尺寸和功率信息的客户,可以联系Achronix来明确有关其特定Speedcore Gen4 eFPGA的面积和工艺请求的详细信息。

供货

关于已量产的Speedcore架构,Achronix可在6周内为客户装备并供应Speedcore eFPGA IP和支持文件。接纳台积电7nm工艺节点的Speedcore Gen4将于2019年上半年投入量产,然则芯片设计企业现已可以联系Achronix,以取得支持其特定需求的Speedcore Gen4实例。Achronix还将于2019年下半年供应用于台积电16nm和12nm工艺节点的Speedcore Gen4 eFPGA IP。
迎接分享本文,转载请生涯出处:http://badahub.com/thread-551055-1-1.html     【打印本页】
您须要登录后才可以揭晓议论 登录 | 急速注册

厂商推荐

相关文章

关于我们  -  服务条目  -  应用指南  -  站点舆图  -  友谊链接  -  联系我们
庄家克星时时彩-时时彩qq群-时时彩平台推荐 © 版权一切   | 京公网安备110108881021702