<meta name="keywords" content="庄家克星时时彩,内存编译,SRAM" />

智原科技推出天下最小存储面积的40eHV与40LP SRAM编译器

宣布时间:2017年03月31日 10:03    宣布者:eechina
要害词: 内存编译 , SRAM
ASIC设计服务暨IP研发发卖厂商智原科技(Faraday Technology Corporation, TWSE: 3035)揭晓基于联电40eHV与40LP工艺的新一代内存编译器(SRAM compiler)。该编译器联络联电最新的0.213um 2 存储单元(bit cell)手艺与智原科技的优化存储器焦点电路设计,可自动输入具有天下最小单元面积的存储区块,特殊在40eHV的工艺节点,可显 著 地为行动装配显示器驱动芯片(MDDI)相关应用降低资源。

联电推出40eHV与40LP工艺最小的0.213um2贮存单元后,智原急速率先推出相对应的SRAM编译器。相较于原来的0.242um2版本,新推出的编译器在种种不合存储年夜小与结构装备条件下,可镌汰存储面积比例达15%~30%。而透过智原优化的存储器焦点电路,可在不影响性能的情形下进一步镌汰面积、降低功耗;相较于某些应用类似0.213 um 2 贮存单元的客制化存储器,智原的妄图可增添面积的比例约20%,为Full HD与WQHD显示器驱动芯片等考究SRAM IP面积的应用供应要害性的竞争优势。

智原科技总司理王国雍体现: “ 40纳米将是生命周期很长的工艺,而联电的40纳米工艺岂论在IP、资源、良率与产能上都相当具有竞争力。智原将一连强化40纳米的IP处置赏罚赏罚妄图,信托这个0.213um 2 的内存编译器将可为客户带来急速而显着的效益。 ”
迎接分享本文,转载请生涯出处:http://badahub.com/thread-359135-1-1.html     【打印本页】
您须要登录后才可以揭晓议论 登录 | 急速注册

厂商推荐

相关文章

相关视频演示

关于我们  -  服务条目  -  应用指南  -  站点舆图  -  友谊链接  -  联系我们
庄家克星时时彩-时时彩qq群-时时彩平台推荐 © 版权一切   | 京公网安备110108881021702
回顶部