<meta name="keywords" content="庄家克星时时彩,FPGA,Gbps,Virtex-5,通讯基站" />

基于Virtex-5 FPGA设计Gbps无线通讯基站

宣布时间:2009年05月12日 22:05    宣布者:贾延安
要害词: FPGA , Gbps , Virtex-5 , 通讯基站
随着以TD-SCDMA为代表的3G移动通讯周全进入商用部署,LTE尺度基本完成,华为、爱立信告成完成LTE尺度的现场演示[1],以LTE-A、IMT-Advanced为尺度的下一代移动通讯手艺、尺度与系统的研发也曾经泉源。
  国际电信同盟(ITU)已将3G以后的未来移动通讯手艺正式命名为IMT-Advanced,在2007年天下无线电年夜会为之分配了新频段,并曾经在2008年泉源征集尺度提案。中国也经由历程IMT-Advanced推动组泉源为ITU手艺提案征集的准备使命[2],提出国际手艺提案应具有高频谱效力、低系统时延等特点,主要手艺目的应到达:5-100MHz的可变系统带宽;在结实和低速移动情形下支持1Gbps的峰值速率,在高速移动情形下支持100Mbps;基站侧最多8根天线,终端
  侧最多4根天线;在移动性上最高支持500km/h的移动速率。

  随着手艺研究与提案使命的阻拦,基站系统的研发也曾经泉源。本文研究使命依托于国家“863”妄图Gbps无线传输要害手艺与实验系统研究开发项目,研制面向LTE-A、IMT-Advanced等未来移动通讯尺度,能够验证相关手艺并到达尺度手艺目的的新型移动通讯基站原型。
Gbps无线通讯系统的算法链路设计
  为知足未来移动通讯尺度的须要[3],在算法链路上Gbps系统接纳时分双工(TDD)、多天线(MIMO)、空时编码、正交频分复用(OFDM)、高阶调制和LDPC编码等高性能物理层传输手艺,以完成Gbps系统所需的高数据速率营业传输和高频谱效力。以频分、时分为主的多址要领完成,能够在多天线情形下对无线资源阻拦无邪分配,在兼顾实时话音传输的同时,最年夜水平上知足分组数据传输的须要。
  详细而言,Gbps系统应用3.4GHz频段,现实带宽100MHz,移动台接纳2发4收的天线,基站接纳4发8收的天线,OFDM子载波数为2048子载波,有用为1664子载波。图1是Gbps无线传输系统的算法链路体现图。


图 1 Gbps无线传输系统算法链路


Gbps基站系统的设计完成推敲
  移动通讯基站经常在一个站址上同时有GSM、TD-SCDMA等多种尺度的基站,愈来愈多地泛起多尺度共存的时势,基站研发应当着眼于降低作育、运营掩护和升级资源。对此,Gbps无线通讯基站应当接纳可重装备要领,在支持Gbps无线传输的同时能够兼容未来的LTE-A、IMT-Advanced尺度,完成腻滑演进。
  从完成手艺上看,完成旌旗暗记处置赏罚赏罚算法并支持可重装备须要可编程的处置赏罚赏罚器件,现代基站系统普遍接纳的可编程处置赏罚赏罚器以DSPFPGA为主。虽然高端多核DSP的使命时钟频率曾经提升到1.2GHz,在TD-SCDMA基站中取得普遍应用,但照样没法知足Gbps系统中同步、MIMO、LDPC等算法对旌旗暗记处置赏罚赏罚严重年夜度和实时性的请求。是以,Gbps项目须要接纳年夜容量的高性能FPGA来作为严重年夜算法的承载平台。
  从基站系统的互连与数据传输机制上看,互连毗连一切的无线接口、群集接口和盘算资源,传输代表盘算义务的数据,是使基站系统成为所有、协调运转的要害要素。由于MIMO算法须要多天线输入数据到多基带处置赏罚赏罚芯片的传输,应当接纳以交流式互连群集和分组数据传输机制,更好知足未来基站系统中MIMO、并行处置赏罚赏罚、静态可重装备、盘算资源静态调剂等的须要。
  综合以上设计完成推敲,经由综合调研考察,Gbps项目决议接纳Xilinx公司Virtex-5系列FPGA构架硬件系统平台[4],承载严重年夜的旌旗暗记处置赏罚赏罚算法,接纳串行RapidIO[5]手艺作为板间高性能互连,接纳千兆以太网(GE)毗连营业服务器及LMT盘算机。
  
Virtex-5 FPGA简介

  Virtex-5系列FPGA是Xilinx 率先宣布和量产的65nm 平台FPGA,现在网罗LX、LXT、SXT、FXT及TXT等面向不合应用的多个子系列。
  Virtex-5系列FPGA最高使命时钟可以到达550MHz,总逻辑单元数多达330,000个。供应了高达11.6 Mbit的无邪嵌入式Block RAM,能有用地存储懈弛冲种种运算数据。多达 640个
  增强型嵌入式DSP48E slice块,可以知足高性能DSP算法加速的须要,完成352 GMACs的性能。Virtex-5 FXT系列FPGA供应多达两个尺度的PowerPC 440处置赏罚赏罚器模块,每个处置赏罚赏罚器在550 MHz时钟频率下可供应1,100 DMIPS 的性能。应用PowerPC 440嵌入式处置赏罚赏罚器模块,可快速便利地完成Gbps基站中严重年夜的控制和通讯协定处置赏罚赏罚。
  Virtex-5系列FPGA集成100Mbps–6.5Gbps的高性能收发器,合营FPGA外部编程完成的串行RapidIO逻辑层模块可以完成芯片间和板间高性能的数据交流互连。集成切合IEEE 802.3尺度的10/100/1000Mbps以太网MAC硬核,毗连外部GE PHY或直接应用FPGA自己的GTP/GTX,便可以完成高性能的千兆以太网接口。
算法对资源的需求及FPGA型号着实着实定
  剖析Gbps算法链路中各算法的不合完成特点并对运算量和应用的主要资源阻拦预计,可以一定所须要应用的FPGA。表1是资源需求预计与FPGA选择的效果,表2是目的FPGA外部资源情形的总结。
表1  Gbps无线通讯基站系统算法链路对FPGA资源的需求


  其中,发送真个LDPC编码和吸收真个LDPC译码,主若是逻辑运算,无需乘法器资源,是以接纳Virtex-5中的LXT完成。同步、FFT/IFFT、调制/解调、空时译码等算法须要消耗年夜量的乘法器资源,回搜集成年夜量DSP48E模块的SXT系列完成。MAC处置赏罚赏罚及群集接口接纳FXT系列FPGA中的2个PowerPC440处置赏罚赏罚器和内嵌的千兆以太网硬核完成。接纳FPGA片内的PowerPC处置赏罚赏罚器,可以年夜年夜地降低外部电路设计的严重年夜度,降低物理层与MAC层间数据交流的严重年夜性,降低系统传输延迟,而且可以应用PowerPC处置赏罚赏罚器应用处置赏罚赏罚加速单元(APU)完成定制的指令,极年夜地前进MAC处置赏罚赏罚的效力。
表 2 基站中应用的Virtex-5 FPGA资源及数目统计


基于Virtex-5 FPGA设计的Gbps无线通讯基站

  图2是设计完成的Gbps无线通讯基站基带处置赏罚赏罚系统硬件完成框图。


图 2 Gbps无线通讯基站基带处置赏罚赏罚系统硬件完成框图


  凭证算法需求剖析的效果,Gbps基站系统事实以9片LX155T、17片SX95T、1片FX100T FPGA为中央构建。其中用4片SX95T完成8天线的吸收同步/解帧/解时隙,每片FPGA处置赏罚赏罚2天线;用4片SX95T完玉成部8天线的OFDM吸收的IFFT及信道预计;用8片SX95T完成4发8收的MIMO空时译码处置赏罚赏罚,用8片LX155T完成解调、解交织及LDPC译码;FX100T中的PowerPC440处置赏罚赏罚器完成MAC层收发数据处置赏罚赏罚;1片LX155T完成发送的LDPC编码。一切FPGA均接纳FF1136封装,由于Virtex-5 FPGA接纳管脚兼容设计,SXT、LXT和FXT可以直接替换,降低了PCB设计的使命量,增添了系统应用的无邪性。
  ADC应用TI公司的11bit的ADS62P15,DAC应用ADI公司AD9779A,ADC、DAC采样时钟及FPGA使命时钟频率为122.88MHz。
  Gbps基站系统的互连设计以下:ADC与同步FPGA间接纳差分LVDS毗连;各组同步/解帧/解时隙与信道预计/IFFT的FPGA和空时译码与LDPC译码FPGA之间直接接纳48对差分LVDS毗连;其他FPGA互毗连纳14端口Serial RapdIO交流机完成。Gbps基站系统的结构和接口所有接纳高等电信盘算架构(ATCA)和Serial RapidIO构建,模块化的结构和基于交流的互连使得系统可以便利地增添基带处置赏罚赏罚板卡的数目或扩年夜新的功效模块。
结论
  LTE、IMT-Advanced等未来移动通讯系统要支持年夜量的宽带用户和极高的空中接口速率,应用MIMO、OFDM、LDPC等严重年夜的通讯旌旗暗记处置赏罚赏罚算法,具有静态可重装备、盘算资源静态调剂能功效,对基站的盘算处置赏罚赏罚和互连提出了极高的请求。以单平台多系列的Virtex-5系列FPGA为焦点设计的Gpbs无线通讯基站,接纳基于交流的互连和分组的数据传输机制,可以验证种种未来无线通讯所应用的算法与手艺,完成Gbps的无线传输通讯。
迎接分享本文,转载请生涯出处:http://badahub.com/thread-2996-1-1.html     【打印本页】
您须要登录后才可以揭晓议论 登录 | 急速注册

厂商推荐

相关文章

相关视频演示

关于我们  -  服务条目  -  应用指南  -  站点舆图  -  友谊链接  -  联系我们
庄家克星时时彩-时时彩qq群-时时彩平台推荐 © 版权一切   | 京公网安备110108881021702
回顶部