<meta name="keywords" content="庄家克星时时彩,DVR,MPEG-4,嵌入式" />

一种新的嵌入式MPEG-4 DVR系统设计

宣布时间:2010年07月22日 14:07    宣布者:vinda
要害词: DVR , MPEG-4 , 嵌入式
1 弁言  

随着群集带宽、盘算机处置赏罚赏罚才干和存储容量的快速前进,和如MPEG-4、H.264等种种视频编码手艺的泛起,从而使嵌入式DVR群集监控系统得以迅速生长与普及。
  
MPEG-4尺度接纳基于工具的编码理念,支持内容的可分级性,并具有基于内容的交互性、高效的延伸性和通用的会见性等特点。MPEG-4供应了易掉落足情形的鲁棒性,来保证其在许多无线和有线群集及存储介质中的应用。是以,在嵌入式多媒体群集监控系统中接纳MPEG-4视频延伸手艺不只能够取得其在视频处置赏罚赏罚方面的诸多优势,而且有益于群集的实时传输及硬盘存储,完成真正意义上的群集远程实时监控。  

文章针对现实需求,提出了接纳VW2010编解码芯片为焦点的嵌入式MPEG-4 DVR监控系统的设计妄图,详实简介了系统的设计原理和VW2010芯片的应用。此次设计联络了高效的音视频处置赏罚赏罚手艺、年夜容量的信息存储手艺、群集传输手艺和低功耗高稳固性的嵌入式手艺于一身,是现代安防领域的新应用,在高端视频监控领域具有较辽阔的应用远景。  

2 DVR系统硬件设计原理  

2.1 系统组成  

由图1系统完成框图所示,系统框图中蓝色虚线为I2C总线,玄色粗线为地址数据和控制总线。系统硬件焦点由:VW2010编解码芯片[2]、AT91RM9200嵌入式CPU[3],和EP1C6 FPGA处置赏罚赏罚芯片[4]组成。所有系总共分5年夜功效模块,划分为:视频前端解码A/D转换模块、视频预处置赏罚赏罚及后处置赏罚赏罚FPGA模块、MPEG-4编码息争码模块、主控制芯片AT91RM9200模块、视频后端编码D/A转换模块。  

视频前端解码A/D转换模块:  

视频前端解码A/D转换模块选用SAA7115(一起实时或两路分时)或许TW2824(四路实时)视频解码芯片来完成视频旌旗暗记搜集,并对搜集取得的视频旌旗暗记阻拦模数转换。然后向视频预处置赏罚赏罚及后处置赏罚赏罚FPGA模块输入ITU-R.BT.656尺度的8bitYUV数字视频旌旗暗记,和所需的8bit的VBI旌旗暗记。SAA7115和TW2824可划分由主控制CPU或VW2010芯片经由历程I2C总线阻拦控制。当在视频预处置赏罚赏罚及后处置赏罚赏罚FPGA模块中阻拦特殊图象处置赏罚赏罚时,由主控制CPU接纳I2C总线形式阻拦控制;当无需特殊处置赏罚赏罚时,可把视频预处置赏罚赏罚及后处置赏罚赏罚FPGA模块视为直通数据传输通道,此时可由VW2010芯片自带的ICI总线形式直接对其阻拦控制。   


  
图1 MPEG-4 DVR系统完成框图  

视频预处置赏罚赏罚及后处置赏罚赏罚FPGA模块:  

视频预处置赏罚赏罚及后处置赏罚赏罚FPGA模块接纳Cyclone-EP1C6芯片阻拦视频图象的特殊处置赏罚赏罚和系统所需的时序天生。由主控制CPU经由历程I2C总线和系统控制总线对其完成的功效逻辑阻拦直接控制。该模块主要完成三个功效——前端预处置赏罚赏罚、后端后处置赏罚赏罚和时序天生。  

前端预处置赏罚赏罚是为了知足某些监控领域的特殊需求,对未延伸的视频图象数据阻拦预处置赏罚赏罚,如添加水印和特殊信息拔出等。同时,以后端有多路(4路)视频数据输入时,可经由历程多路视频数据的整合来完成4路图象的实时处置赏罚赏罚。后端后处置赏罚赏罚,也是为了知足某些特殊需求,而对由VW2010解码后的图象数据阻拦特殊处置赏罚赏罚。  

MPEG-4编码息争码模块:  

MPEG-4编码息争码模块选用VW2010芯片完成MPEG-4的编解码处置赏罚赏罚。由主控制CPU 接纳Motorola主机通讯形式经由历程VW2010的HIU接口单元完成对VW2010芯片外部存放器设置和使命状态控制,和对延伸视频数据的读写操作。  

功效形貌:该模块主要完成对视频数据的MPEG-4编码息争码,和对音频数据的编解码功效。VW2010外部集成DSP芯片能够完成对音频旌旗暗记编解码和对视频旌旗暗记、音频旌旗暗记、用户数据和VBI数据完成复用、解复用功效。VW2010经由历程VPI接口和VBI接口吸收视频预处置赏罚赏罚及后处置赏罚赏罚FPGA模块输入的8bit视频旌旗暗记和VBI旌旗暗记阻拦MPEG-4编码处置赏罚赏罚,复用处置赏罚赏罚后转入HIU接口单元期待主控制芯片吸收。同时,VW2010可经由历程HIU接口单元吸收主控制芯片发送的MPEG-4编码后的视频数据,经由解复用处置赏罚赏罚落伍入MPEG-4解码单元,然后把解码后的视频数据经由历程VPO接口向视频预处置赏罚赏罚及后处置赏罚赏罚FPGA模块发送8bit解码后的视频数据。  

系统中由主控制芯片对VW2010芯片的11个GPIO口阻拦控制,完成某些特殊功效。其中,GPIO[10:11]作为VW2010的第二个I2C总线接口,GPIO[8:9]用于SAA7120中的TTX功效,而GPIO[0:7]可用于输入多路报警旌旗暗记。  

主控制芯片AT91RM9200模块:  

主控制CPU芯片选用AT91RM9200芯片为主控制处置赏罚赏罚器,经由历程I2C总线、控制总线、主机地址总线和数据总线加入焦点装备控制。系统经由历程AT91RM9200芯片完成对前端视频解码控制、视频预处置赏罚赏罚控制和MPEG-4编码息争码控制,后端视频编码控制,和多入报警旌旗暗记的输入控制。同时,主控制芯片的数据总线和地址总线经由历程复用要领与焦点的VW2010、8M Flash和32M SDRAM芯片阻拦数据通讯。  

系统设计中,应用其完成2路IDE硬盘存储功效、群集传输功效、USB功效、2路串口功效和6键键盘控制功效。AT91RM9200芯片控制MPEG-4码流的吸收和发送,并对码流阻拦IDE硬盘存储控制和数据读写处置赏罚赏罚。主控制芯片经由历程其群集芯片阻拦视频流的群集传输,也能够或许经由历程USB芯片阻拦数据交撒播输。PC主机可经由历程USB、串口和JTAG口对其阻拦控制。  

视频后端编码D/A转换模块:  

视频编码模块接纳SAA7120为其焦点芯片,可由主控制CPU、VW2010芯片经由历程I2C总线对其阻拦控制。SAA7120吸收视频预处置赏罚赏罚及后处置赏罚赏罚FPGA模块发送的ITU-R.BT.656尺度的8bitYUV数字视频旌旗暗记,并阻拦视频旌旗暗记的数模转换,完成对视频旌旗暗记的分时编码与显示,并输入YC或CVBS等视频旌旗暗记。  

2.2 系统硬件特点及硬件电路设计  

系统硬件具有系统结构设计质朴、稳固性高、交互性能强、数据延伸可选名堂多,和应用性强和应用规模广等特点。该系统具有三片焦点芯片,经由历程摩托罗拉主机通讯形式完成交互控制。由于在系统设计中接纳了具有高性价比的FPGA芯片使其能够凭证某些特殊需求做出照顾调剂,是以极年夜的增强了其应用的无邪性。同时,应用嵌入式CPU的富厚接口不只节俭了传统的IDE控制接口芯片、以太网MAC及USB接口芯片,还增添了电路尺寸及布线使命量。VW2010焦点的A/D、D/A等芯片可以经由历程AT91RM9200的串行I2C总线,便利地完成照顾的初始化和制式转换。所有系统对电源种类请求很低,增添了对电源部门的设计压力和资源。AT91RM9200经由历程CPLD芯片扩年夜出的两个IDE接口相比在一个IDE接口上挂接多个IDE装备来讲前进了速率。延伸完成的文件不只可以经由历程以太网接口阻拦群集传输,还可以经由历程现在盛行的USB移动硬盘完成数据的转达。  

由于电路的严重年夜性,且接纳了高速数字电路,加上对电磁兼容(EMC)的设计请求,设计硬件电路时需推敲以下几点:1.VW2010编解码器的SDRAM必须尽能够的靠近VW2010芯片;2.关于处置赏罚赏罚VW2010、SDRAM、SAA7115和SAA7120等控制接口的时钟线时,要尽能够使各线的长度及阻抗婚配,并请求对电路中的高速时钟线阻拦覆铜樊篱;3.接纳六层电路板,可以降低徊路噪声,前进电路的稳固性;4.应做到模拟地与数字地隔离。防止数字电路对模拟电路发生滋扰,前进采样的精度;5.关于高速的数据总线应尽能够添加排阻,以到达阻抗婚配的目的。并应尽能够增添走线长度,减小电路中电流的环路面积;6.关于USB等接口电路需添加照顾的掩护电路,以阻拦外部噪声滋扰。  

2.3 VW2010应用  

VW2010是实时MPEG-1、-2和-4音视频系统编解码芯片,支持同时延伸、解压或编码、解码处置赏罚赏罚,兼容多种视频尺度。视频编码部门吸收未延伸的ITU-R.BT.656数字视频旌旗暗记。其为群集应用供应TS传输流或为存储应用供应PS节目流。视频解码部门吸收MPEG码流,并输入ITU-R.BT.656数字视频。VW2010是该DVR系统中完成音视频编解码的主芯片。  

主机接口结构、功效与应用:  

VW2010的主机接口由HIU和PCI这两个外部模块组成。HIU模块具有16bit带宽内核,能够毗连16bit带宽的主机总线(摩托罗拉、Intel等主机),并能毗连尺度PCI总线。  

经由历程主机接口能够会见VW2010芯片外部硬件存放器和编解码器SDRAM。主机接口外部具有中止控制器用于治理来自芯片外部各个自力使命模块的中止旌旗暗记,片内A/V缓存器和各个FIFO,和允许外部主机来一定中止源。主机接口还允许外部主机重置芯片外部编解码器和主RISC处置赏罚赏罚器等各个自力模块。主机接口能够无邪照顾DMA请求,而且主机接口外部网罗了一系列外部存放器,这些外部存放器生在世用于A/V捕捉和编码处置赏罚赏罚的相关参数,可用于启动和阻拦编解码器操作等。  

在DVR系统设计中,VW2010经由历程HIU与外部主机通讯。此时置芯片rom_data[6:0]引脚为0x1x001,即rom_data[1]引脚接下拉电阻置低位,rom_data[0]引脚悬空置高位。  

存放器读写:  

HIU模块具有读写芯片外部硬件存放器的I/O通道。HIU模块经由历程发送存放器读写敕令来取得会见权限。HIU会见存放器敕令由两部门组成,HIU敕令码和存放器地址码。  

微码下载:  

HIU供应了往芯片内编解码器的CPU和主RISC处置赏罚赏罚器下载微码的通道。微码的下载类似于存放器会见和SDRAM会见,它须要HIU的敕令,而且HIU供应的带宽必须能分辨出写入带宽(16bits)和外部存放器带宽(16bits)间指令长度存在的差异。  

启动码导入:  

VW2010支持三种启动码导入形式:ROM导入,ICI导入和主机导入。所有三种形式向主RISC处置赏罚赏罚器、编解码器CPU导入的微码都是先置于解码器的SDRAM中。  

在系统设计中接纳主机导入形式,此时,所有的微代码都经由历程HIU模块下载。且系统中无需外部ROM或SEEPROM协助。在此形式下,外部主机担负所有的下载法式模范模范。一旦所有的微码被下载,且所有模块都被初始化后,外部主机可启动编解码器和主RISC处置赏罚赏罚器。  

主机接口旌旗暗记:  

  

由图2所示,图中host_hiu_data[15:0]为VW2010与外部主机通讯的数据总线;host_hiu_addr[15:0]为VW2010与外部主机毗连的地址总线,被用于传输会见外部存放器的HIU敕令或芯片内存地址旌旗暗记;int_为主机中止旌旗暗记,当发生中止旌旗暗记时,主机经由历程读取INTS中止源存放器来检测中止旌旗暗记源;host_hiu_as_、host_hiu_cs_和host_hiu_rw_为VW2010地址选通旌旗暗记,片选旌旗暗记和主机读/写选择旌旗暗记; hiu_host_cdo_req_延伸数据输入请求,请求主机的DMA控制;host_hiu_cdo_ack_延伸数据输入确认旌旗暗记,由主机DMA控制;hiu_host_cdi_req_延伸数据吸收请求旌旗暗记;host_hiu_cdi_ack_ 延伸数据吸收确认旌旗暗记;hiu_host_dtack_主机延伸数据输入的传输确认旌旗暗记。在系统设计中,由于摩托罗拉接口总是16bit形式的,是以,传统的摩托罗拉接口的UDS和LDS旌旗暗记未被应用。  

小结:  

文章较为详细的叙述了系统设计头脑和设计原理。并经由历程剖析VW2010的主机接口形式,深刻浅出的形貌了VW2010芯片的详细应用措施。系统设计的嵌入式MPEG-4 DVR监控系统经由历程接纳VW2010、FPGA和嵌入式ARM9三款焦点芯片来结构,融合三者各自应用特点,具有高效的图象处置赏罚赏罚才干、交互性能强、无邪的应用性和稳固性高等特点。
迎接分享本文,转载请生涯出处:http://badahub.com/thread-16050-1-1.html     【打印本页】
您须要登录后才可以揭晓议论 登录 | 急速注册

厂商推荐

相关文章

相关视频演示

关于我们  -  服务条目  -  应用指南  -  站点舆图  -  友谊链接  -  联系我们
庄家克星时时彩-时时彩qq群-时时彩平台推荐 © 版权所有   | 京公网安备110108881021702
回顶部
幸运五张-幸运五张规则-掌联幸运五张安卓版 捕鱼达人3-捕鱼达人3无限金币免费版 北京pk10-北京pk10新凤凰-凤凰pk10预测 安徽福彩网-安徽福彩快3网上购买 888棋牌游戏-盛大娱乐棋牌平台-棋牌电玩城送彩金 助赢时时彩-韩国时时彩助赢-韩国时时彩助赢计划 亿酷棋牌-象棋棋牌-棋牌游戏娱乐下载 北京pk10开奖-pk10赛车群-pk10开奖首选网上手游 qq捕鱼大亨-千炮捕鱼-qq游戏捕鱼大亨 时时彩后二-时时彩后二技巧-时时彩后二计划 开心棋牌-娱乐棋牌送救济金-四方棋牌送救济金 11选5软件-快赢11选5软件-11选5玩法 波克棋牌-现金牛牛棋牌-亲朋棋牌游戏手游 亲朋棋牌-舟山99棋牌-唐朝电玩城棋牌 天逸时时彩-时时彩开奖结果-时时彩全天计划稳赢版