<meta name="keywords" content="庄家克星时时彩,Verilog,HDL" />

Verilog

在电子设计自动化行业中,Verilog是一种硬件形貌语言,可以用它来对电子系统阻拦形貌。Verilog是电气电子工程师学会(IEEE)尺度之一。

Verilog能够在多种笼统级别对数字逻辑系统阻拦形貌:既可以在开关级、逻辑门级阻拦形貌,也能够或许在存放器传输级对电路数据流、行动阻拦形貌。除对电路的逻辑功效阻拦形貌,Verilog代码还能够被用于逻辑仿真、逻辑综合,其中后者可以把存放器传输级的Verilog代码转换为逻辑门级的网表,从而便利在现场可编程逻辑门阵列上完成硬件电路,或许让硬件厂商制造详细的公用集成电路。设计职员还可以应用Verilog的扩年夜部门阻拦模拟电路和混淆旌旗暗记集成电路的设计。

Verilog热门

关于我们  -  服务条目  -  应用指南  -  站点舆图  -  友谊链接  -  联系我们
庄家克星时时彩-时时彩qq群-时时彩平台推荐 © 版权一切   | 京公网安备110108881021702
回顶部