<meta name="keywords" content="庄家克星时时彩,PCB,DDR,仿真,等长" />
欢迎访问庄家克星时时彩-时时彩qq群-时时彩平台推荐!   登录 | 免费注册 ]   

edadoc2003的个人空间 http://badahub.com/space-uid-114518.html [收藏] [复制] [分享] [RSS]

博客

一个等时不等长的DDR

已有 77 次阅读2019-6-20 09:18 |个人分类:原创技术| 关键词: 8989, PCB

一博科技自媒体高速先生原创文 | 刘为霞

关于DDR的设计,经历过无数项目历练的攻城狮们,肯定是很得心应手的。对于信号质量方面的改善,相信大家应该已经有自己的独门技巧了。同组同层,容性负载补偿,加上拉电阻等等,总有一款适合你的DDR。但是对于时序方面的控制,理论上只有一个办法——绕等长,速率越高的DDR,等长控制越严格,从±100mil,到±50mil,甚至±10mil。

本来我们的layout工程师也是在这样一条路上稳步前进。但是最近有个DDR4的项目,绕好了等长,如下图所示,一切都安排的明明白白之后,给SI工程师仿真,只等仿真结果一出来就gerber out,根本不用怀疑,信号质量肯定妥妥的,没问题。


结果,SI工程师没有同意投板,却提出了不合常理的时序要求,如下图所示:


等长要求CS,CKE,ODT这些信号比其余CMD信号每段长120mil,按照这样来算的话,到U1这个位置,长度差就到了600mil。这和设计指导不一样。

瞬间感觉自己很委屈,这样的等长到时候地址控制线之间的延时会相差100ps左右,这样时序的margin就会变小,甚至可能跑不到要求的2400Mbps,于是硬气的提出了自己的质疑。


SI工程师也知道这种情况下,应该和设计人员普及一下关于时序方面的知识,不然后续遇到类似的DDR,不做仿真的话,可能会需要降频运行。于是将U1的仿真结果给设计人员看,蓝色的是CS,ODT,CKE等信号,绿色是其他的CMD信号,从时间上来看,蓝色的比绿色的信号快90ps左右。


这种情况的原因不是因为设计人员的误操作,或者不同层的时序不一致,也不是像上次文章中提到的层叠中的DK设置不一样,而是因为DDR颗粒的选型导致的,如下面图片所示:



这款SDRAM的CS,CKE,ODT为单DIE结构,但是其他的信号却是双DIE结构,在封装中做T型拓扑,这样意味着双DIE的信号的容性更大一些,那么相应的上升沿会更缓一些,这个是比较好的影响,这样的话,信号质量会比较好,从图中的结果也可以看出来,绿色信号的振铃比较小。另一个影响是容性更大,意味着时延会更慢一些,所以相同等长的情况下,由于颗粒内部拓扑的影响,导致CMD信号会传输的更慢一些,体现在仿真结果中,自然是双DIE信号和单DIE信号会有不一样的上升沿和一定的延时差。


layout工程师恍然大悟,这是因为颗粒内部的结构和常规设计不一样导致,自然不能沿用常规的设计指导,以后遇到这种双DIE的DDR还是需要仿真之后再调整等长,不然可能会出问题。于是很愉快的按照上面的时序意见修改了版本,结果如下,后期客户反馈,DDR2400跑的飞起,一板成功。


本期提问

大家在DDR设计中,遇到过什么样有意思的等长要求呢?

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 立即注册
验证问答 换一个 验证码 换一个

回顶部 幸运五张-幸运五张规则-掌联幸运五张安卓版 捕鱼达人3-捕鱼达人3无限金币免费版 北京pk10-北京pk10新凤凰-凤凰pk10预测 安徽福彩网-安徽福彩快3网上购买 888棋牌游戏-盛大娱乐棋牌平台-棋牌电玩城送彩金 助赢时时彩-韩国时时彩助赢-韩国时时彩助赢计划 亿酷棋牌-象棋棋牌-棋牌游戏娱乐下载 北京pk10开奖-pk10赛车群-pk10开奖首选网上手游 qq捕鱼大亨-千炮捕鱼-qq游戏捕鱼大亨 时时彩后二-时时彩后二技巧-时时彩后二计划 开心棋牌-娱乐棋牌送救济金-四方棋牌送救济金 11选5软件-快赢11选5软件-11选5玩法 波克棋牌-现金牛牛棋牌-亲朋棋牌游戏手游 亲朋棋牌-舟山99棋牌-唐朝电玩城棋牌 天逸时时彩-时时彩开奖结果-时时彩全天计划稳赢版